PRILAGODITVENO TISKANO VEZJEZA TESTIRANJE ELEKTRONSKIHSISTEMOV

(1)

Univerza v Ljubljani

Fakulteta za elektrotehniko

CIRIL ŠIVIC

PRILAGODITVENO TISKANO VEZJE ZA TESTIRANJE ELEKTRONSKIH

SISTEMOV

Diplomsko delo

Visokošolski strokovni študijski program prve stopnje Aplikativna elektrotehnika

Mentor: prof. dr. Andrej Žemva

Ljubljana, 2021

(2)

(3)

Univerza v Ljubljani

Fakulteta za elektrotehniko

Ciril ˇ Sivic

Prilagoditveno tiskano vezje za testiranje elektronskih sistemov

Diplomsko delo

Visokoˇsolski strokovni ˇstudijski program prve stopnje Aplikativna elektrotehnika

Mentor: prof. dr. Andrej ˇ Zemva

Ljubljana, 2021

(4)

(5)

Zahvala

Iskreno se zahvaljujem mentorju prof. dr. Andreju ˇZemvi za pomoˇc pri diplomski nalogi in strokovnem svetovanju.

Zahvaljujem se tudi inˇzenirjema Aljaˇzu Juvanˇciˇcu ter Mateju Antonijeviˇcu v podjetju iSYSTEM Labs d.o.o., ki sta mi s strokovnimi predlogi pomagala, da je bilo vezje odliˇcno narejeno. Zahvaljujem se tudi vsem sodelavcem v podjetju iSY- STEM Labs d.o.o., ki so mi na kakrˇsen koli naˇcin pomagali, da je bila diplomska naloga uspeˇsno izdelana.

Za podporo med ˇstudijem in pri izdelavi diplomske naloge pa se ˇse posebej zahvaljujem starˇsem in sorodnikom.

iii

(6)

iv

(7)

Povzetek

V diplomskem delu je opisan celoten postopek razvoja prilagoditvenega tiskanega vezja za testiranje elektronskih sistemov. Najprej so bile podane zahteve za izdelavo tiskanega vezja, ki jih je bilo potrebno upoˇstevati. Postopek, ki je predstavljen v diplomskem delu, zajema izdelovanje tiskanega vezja, vse od sheme pa do konˇcnega izdelka. Za zakljuˇcek so izvedene in predstavljene tudi meritve in primerjava vezja z vezjem podjetja iSYSTEM Labs d.o.o.

Razvoj vezja je del reˇsitve veˇcjega sistema iC5700 podjetja iSYSTEM Labs d.o.o., njegov namen pa je testiranje kompleksnejˇsih vgrajenih sistemov. Ti sistemi spremljajo realnoˇcasne signale na eni ali veˇc aplikacijah istoˇcasno.

Kljuˇcne besede: Prilagoditveno tiskano vezje za testiranje elektronskih sistemov, vgrajeni sistemi, tiskano vezje, testiranje in primerjanje vezja

v

(8)

vi Povzetek

(9)

Abstract

This thesis describes the entire process of developing a printed circuit board adapter for testing electronic systems. First, there are the design requirements to be considered for printed circuit board. The procedure presented in the thesis includes the production of a printed circuit board from the scheme to the final product. In addition, measurements and comparison of the designed circuit to the existing circuit of iSYSTEM Labs d.o.o. are performed and presented.

Circuit development is a part of the larger iC5700 system solution iSYSTEM Labs d.o.o. already manufactured, and its purpose is to test more complex embed- ded systems. These systems monitor real-time signals on one or more applications simultaneously.

Key words:Printed circuit board adapter for testing electronic systems, embed- ded systems, printed circuit board, board testing and comparison

vii

(10)

viii Abstract

(11)

Vsebina

1 Uvod 1

2 Prilagoditveno tiskano vezje za testiranje elektronskih sistemov 3

2.1 Naˇcrtovalske zahteve . . . 4

2.2 Opis sheme . . . 5

3 Naˇcrtovanje tiskanega vezja 7 3.1 Izbira plasti . . . 7

3.2 Postavitev komponent . . . 13

3.3 Povezovanje . . . 17

3.4 Izdelava . . . 21

4 Testiranje 23 4.1 Test JTAG . . . 23

4.2 Testiranje DTM in DTA . . . 25

4.2.1 Podatkovno oko . . . 29

4.3 Raziskovanje razlik med DTM in DTA . . . 39 ix

(12)

x Vsebina

4.4 Merjenje z osciloskopom . . . 45

5 Zakljuˇcek 53

Literatura 55

(13)

Seznam slik

2.1 Blok diagram . . . 6

2.2 Podrobno trace vezje . . . 6

3.1 Povezava visokofrekvenˇcnih kondenzatorjev . . . 9

3.2 Primer dobre povezave (levo) in slabe (desno) . . . 9

3.3 Plasti v vezju DTA s ˇsirino linij in njihovo impedanco . . . 11

3.4 Izgled prereza tiskanine . . . 11

3.5 Izdelava tiskanin pri PCBWay . . . 12

3.6 Izdelava tiskanin pri PCBgogo . . . 12

3.7 Dobra postavitev komponent, ki gredo skozi valjno spajkanje . . . 15

3.8 Slaba postavitev komponent, efekt sence . . . 15

3.9 Komponente imajo piko ali majhen U, ki oznaˇcuje, kje je prvi pin. 16 3.10 Primer linije . . . 18

3.11 Primer uporabe linij glede na to na kateri plasti so . . . 19

3.12 Ujemanje kritiˇcnih linij na 0,5 mm natanˇcno . . . 20

3.13 Postopek izdelovanja tiskanega vezja . . . 22 xi

(14)

xii Seznam slik

4.1 Priklop DTM-ja na testno vezje JTAG . . . 24

4.2 Vsi testi JTAG so bili dobro opravljeni . . . 24

4.3 Vsi pravilni signali na izhodu . . . 24

4.4 DTM (levo) in DTA (desno) . . . 25

4.5 iC5700 z DTA . . . 25

4.6 Testna vezja, ki sem jih uporabljal . . . 26

4.7 Pripomoˇcki za priklop testnega vezja na DTM . . . 27

4.8 Plasti v vezju DTM . . . 40

4.9 Plasti v vezju DTA . . . 40

4.10 Podrobnosti linije DTM . . . 41

4.11 Podrobnosti linije DTA . . . 42

4.12 Naˇcrtovanje linije DTM . . . 43

4.13 Naˇcrtovanje linije DTA . . . 43

4.14 Merjenje z osciloskopom . . . 45

4.15 DTA pri merjenju z osciloskopom . . . 49

4.16 DTM pri merjenju z osciloskopom . . . 50

(15)

Seznam tabel

4.1 Oprema, ki sem jo uporabil: . . . 28

4.2 Testna vezja, ki sem jih uporabil za testiranje: . . . 28

4.3 Testiranje DTA in DTM s testnim vezjem ZTE1527 pri napetosti 5 V . . . 29

4.4 Testiranje DTA in DTM s testnim vezjem ZTE1527 3,3 V . . . 30

4.5 Podatkovno oko DTA pri razliˇcnih frekvencah ure na testnem vezju ZTE1527 . . . 31

4.6 Podatkovno oko DTM pri razliˇcnih frekvencah ure na testnem vezju ZTE1527 . . . 32

4.7 Testiranje DTA in DTM s testnim vezjem ZTE1196 . . . 33

4.10 Podatkovno oko DTA pri razliˇcnih frekvencah ure na testnem vezju ZTE0790 . . . 36

4.11 Podatkovno oko DTM pri razliˇcnih frekvencah ure na testnem vezju ZTE0790 . . . 37

4.12 Testiranje DTA in DTM s testnim vezjem ZTE1675 . . . 38 xiii

(16)

xiv Seznam tabel

4.13 Dolˇzine nekaterih kritiˇcnih linij . . . 39

4.14 Debelina kritiˇcnih povezav na posamezni plasti . . . 40

4.15 F TRACE CLK . . . 46

4.16 F TRACE 0 . . . 46

4.17 F TRACE 3 . . . 47

4.18 F TRACE 4 . . . 47

4.19 F TRACE 9 . . . 48

(17)

Seznam uporabljenih simbolov in kratic

V priˇcujoˇcem zakljuˇcnem delu so uporabljene naslednje veliˇcine in simboli:

Veliˇcina / oznaka Enota

Ime Simbol Ime Simbol

ˇ

cas t sekunda s

frekvenca f Hertz Hz

napetost V volt V

tok I amper A

elektriˇcna upornost R ohm W

temperatura T stopinja celzije °C

induktivnost L henry H

kapacitivnost C farad F

DTM - Debug Trace Modul DTA - Debug Trace Adapter

PCB - Printed Circuit Board - tiskano vezje

JTAG - Joint Test Action Group - industrijski standard za preverjanje tiskanih vezij

FPGA - Field-Programmable Gate Array – programirljiva logiˇcna matrika

xv

(18)

xvi Seznam uporabljenih simbolov in kratic

(19)

1 Uvod

Elektronika v velikih industrijah, kot so letalska, medicinska in ˇse najbolj avto- mobilska, kjer nastajajo novi avtonomni avtomobili, postaja vedno bolj sodobna in kompleksna. Za to je potrebno imeti natanˇcne testirne naprave, s katerimi lahko preizkuˇsamo tudi najbolj kompleksne aplikacije. ˇCe bi se zraˇcna blazina sproˇzila prepozno, bi se lahko zgodilo, da bi se oseba resno poˇskodovala ali pa celo umrla. Tukaj nastopi podjetje iSYSTEM Labs d.o.o., ki proizvaja testirne naprave za vgrajene sisteme. Pri tem zagotavlja, da so vse naprave narejene varno in natanˇcno. Ponudnikom ponuja, da lahko preizkusijo tako vezja kot tudi programsko opremo, ki deluje varno in zanesljivo.

V podjetju sem dobil nalogo narediti prilagoditveno tiskano vezje za testiranje elektronskih sistemov. Ta je del veˇcje testirne naprave iC5700, ki ga ima podjetje ˇ

ze izdelanega. Med samim postopkom naˇcrtovanja in risanja tiskanega vezja sem moral upoˇstevati zahteve tako od podjetja, kot tudi tiste, ki se navezujejo na samo proizvodnjo tiskanega vezja. Delo ni bilo lahko, a mi je vseeno uspelo vezje narediti in tudi testirati. Primerjal sem razliko novega vezja DTA z ˇze obstojeˇcim vezjem DTM, podjetja iSYSTEM Labs d.o.o.

1

(20)

2 Uvod

(21)

2 Prilagoditveno tiskano vezje za testiranje elektronskih sistemov

Prilagoditveno vezje za testiranje elektronskih sistemov je del veˇcjega sistema iC5700 BlueBox [1]. Ta se uporablja za razhroˇsˇcevanje in testiranje vgrajenih mikrokrmilniˇskih platform, ki so zgrajeni na razliˇcnih procesorskih arhitekturah.

Sistem iC5700 deluje tako, da eno stran priklopimo na napravo, ki jo ˇzelimo testirati, drugo pa na raˇcunalnik. S pomoˇcjo programov (fitIDEA, winIDEA ter testIDEA) spremljamo potek signalov na liniji ter kodo testirane naprave, na podlagi katere se zaˇzenejo testi.

Vezje DTM, podjetja iSYSTEM Labs d.o.o., ni delovalo najbolje, zato sem dobil nalogo izdelati novega. Vezje DTA, ki sem ga naredil, se je izkazalo za boljˇse kot DTM. Shema je bila ista kot pri DTM, vse ostale stvari pa so bile prepuˇsˇcene meni.

Ker nisem imel nobene naprave, s katero bi testiral DTA, sem uporabil testna vezja. Ti generirajo nakljuˇcne signale, ki dosegajo hitrosti do 250 MHz. Uporablja se jih, da lahko z njimi ocenimo ali nek mikrokrmilnik ustreza zahtevam aplikacije.

Naloga novega prilagoditvenega vezja je bila te signale logiˇcno prirediti ter jih ˇcim bolj optimalno pripeljati do FPGA in raˇcunalnika, kjer jih lahko opazujemo.

3

(22)

4 Prilagoditveno tiskano vezje za testiranje elektronskih sistemov

2.1 Naˇ crtovalske zahteve

Za vezje sem dobil podanih nekaj zahtev:

vsi konektorji in pritrdilne luknje morejo biti na toˇcno doloˇcenih pozicijah, saj so bili ˇze prej doloˇceni,

signali dosegajo hitrosti do 250 MHz, pri ˇcemer nekateri le do 40 MHz,

tok, ki bo tekel skozi vezje, bo okoli 100 mA,

napajalni kondenzatorji morajo biti ˇcim bliˇzje napajalnemu pinu, da napetost ne bo nihala,

doloˇcene komponente morajo biti na isti strani,

vsi kritiˇcni signali morajo imeti enako dolˇzino,

ploˇsˇcica je lahko enako velika ali manjˇsa od prejˇsnje revizije.

Ostale zahteve so bile prepuˇsˇcene moji izbiri. Na voljo sem imel shemo, s katere sem moral izloˇciti, kateri signali so kritiˇcni in kateri ne. Zelo pomembna je bila postavitev komponent, da so bili kritiˇcni signali najbolj optimirani.

(23)

2.2 Opis sheme 5

2.2 Opis sheme

Za DTA je bilo treba narediti vezje. Shemo je naredil naˇcrtovalec shem, tako da pri njej nisem sodeloval. Preden sem se lotil postavitve komponent, sem moral shemo dobro pregledati, preuˇciti in razumeti kako deluje, da sem lahko komponente postavil ˇcim bolj optimalno. Shema sama po sebi ni zelo zapletena, a potrebno je razbrati, kateri signali so kritiˇcni in kateri ne.

Najbolj kritiˇcni signali so F TRACED, ki potekajo od vhodnih dveh konek- torjev P2 in P3 do TRACE modula (slika 2.2). Ta je sestavljen iz tranzistorja z dvemi vrati, zaˇsˇcitno diodo ter upori in kondenzatorji za prilagajanje signala, ki pride iz konektorja. Na tranzistor je pripeljana tudi napetost VTRACE, ki je 3,3 V. Na izhodu tranzistorja sta ˇse dva izhodna upora za doloˇcevanje moˇci izhodnega signala.

Na izhodu upora se ime izhodnega signala spremeni na X TRACED, ki potuje do konektorja P1. Nato signal preide na drugo ploˇsˇco, kjer pride do FPGA. Ta zbira podatke, ki so priˇsli preko DTA do njega. Ti signali so najbolj kritiˇcni, saj prenaˇsajo najhitrejˇse in najpomembnejˇse podatke, ki jih lahko preko iC5700 BlueBox-a spremljamo na raˇcunalniku.

Najbolj optimalno je, da so te povezave ˇcim krajˇse. To pa zato, da se na njih ne nabira ˇsum iz okolice ali drugih linij. Tudi parazitna L-R-C zmanjˇsuje amplitudo signala, zato je potrebno zagotoviti ˇcim hitrejˇso pot signala z enega konektorja do drugega. Te linije morajo biti tudi narejene tako, da je njihova impedanca 50 Ω.

Ostale linije so veˇcinoma DEBUG signali, ki potujejo od konektorja P2 in P3 do zaˇsˇcitnih diod, ter nato do ojaˇcevalnika, ki ojaˇca signal. Od tu signal potuje ˇse do razhroˇsˇcevalnih ˇcipov in nato do izhodnega konektorja P1 ter do FPGA.

(24)

6 Prilagoditveno tiskano vezje za testiranje elektronskih sistemov

Slika 2.1: Blok diagram

Slika 2.2: Podrobno trace vezje

(25)

3 Naˇ crtovanje tiskanega vezja

V tem poglavju bom predstavil vse podrobnosti vezja. Prikazal bom, kako sem se lotil naˇcrtovanja tiskanega vezja, na kaj vse sem moral biti pozoren med samim risanjem vezja, ter polaganjem komponent.

Za razvoj vezja sem uporabil program OrCad Cadence [2], ki se uporablja za risanje tiskanih vezij. Prikazan bo tudi postopek izdelave same tiskanine.

3.1 Izbira plasti

Pri izbiri plasti (angleˇsko: stackup) sem imel kar nekaj teˇzav. ˇCeprav je to nekaj, kar si ponavadi izbereˇs na zaˇcetku, si jaz tega nisem izbral takoj. Najprej sem na tiskanino (angleˇsko: PCB) postavil vse komponente, ki jih bom kasneje povezal, nato pa na podlagi povezovanja signalov izbral plasti v vezju.

Pri izbiri plasti v vezju sem bil preveˇc optimistiˇcen, saj sem mislil, da bom lahko vse povezal na ˇstirih plasteh. Po malo daljˇsem premisleku sem izbral ˇsest plasti, za katere smo se vsi strinjali. Ko sem si izbral vrsto plasti v vezju, sem moral tudi doloˇciti, katere plasti bodo ˇcemu namenjene in njihovo debelino. Izbral sem si ˇsest plasti po sledeˇcem vrstnem redu (sliki 3.3 in 3.4): signal, ozemljitev, napajanje, signal, ozemljitev, signal.

S tako izbiro plasti sem pridobil najveˇc prostora za povezovanje komponent med seboj, ter izjemne lastnosti, ki jih plasti v vezju ponujajo. Po testih podjetja Texas Instruments [3] naj bi vezje s takimi plastmi imelo vsaj tri dobre lastnosti:

7

(26)

8 Naˇcrtovanje tiskanega vezja

1. Loˇcevanje (angleˇsko decoupling) uporabljamo za zmanjˇsanje ˇsuma in shra- njevanje energije. Za to imamo kondenzatorje (angleˇsko: decoupling capa- citor), ki so priklopljeni na napajanje in ozemljitev. Da zagotovimo nizko impedanco v velikem frekvenˇcnem spektru, moramo imeti veˇc kondenzatorjev. Realni kondenzator je sestavljen iz kapacitivnosti in parazitne induk- tance ter upornosti. Kapacitivne karakteristike veljajo samo do frekvence, kjer kondenzator zaˇcne oscilirati. Nad to frekvenco zaˇcnejo prevladovati parazitni efekti in kondenzator se zaˇcne obnaˇsati kot tuljava. Z uporabo veˇcih kondenzatorjev z razliˇcnimi vrednostmi lahko zmanjˇsamo impedanco v ˇsirokem frekvenˇcnem spektru.

Kondenzatorje je potrebno tudi pravilno postaviti. Poglejmo si nekaj sploˇsnih pravil:

Kondenzator postavimo ˇcim bliˇzje napravi (ˇcipu), da zmanjˇsamo in- duktivne vplive linije. ˇCe imamo veˇc kondenzatorjev pri istem pinu, tistega z najniˇzjo kapacitivnostjo postavimo najbliˇzje pinu.

Poveˇzemo ga direktno na ozemljitveni skoznik (angleˇsko: via) ali pa na napravo, ˇce ima ta zadosti kratko povezavo. Uporabimo vsaj dva ali tri skoznike, da doseˇzemo nizko impedanco z ozemljitvijo. V praksi ponavadi damo samo enega.

Zagotoviti moramo, da gre signal najprej na kondenzator in ˇsele nato na napravo (slika 3.2 (levo)).

(27)

3.1 Izbira plasti 9

Slika 3.1: Povezava visokofrekvenˇcnih kondenzatorjev

Slika 3.2: Primer dobre povezave (levo) in slabe (desno)

2. Elektromagnetna zdruˇzljivost (EMC, angleˇsko: electromagnetic compatibi- lity) zelo moˇcno vpliva na komponente v vezju ter tudi na ostale naprave, ki so samostojne zunaj vezja. EMC je sposobnost naprave ali sistema, da zadovoljivo deluje v elektromagnetnem okolju, ne da bi pri tem vnaˇsala ne- dopustne motnje v okolje. Pomembno je tudi, da so hitri signali (majhen dviˇzni in vpadni ˇcas) v notranjosti tiskanine.

EMC delimo na dve veji:

emisijo elektromagnetnih motenj iz naprave,

imunost naprave na motnje v okolju.

Za doseg elektromagnetne zdruˇzljivosti naprava med obratovanjem ne sme motiti drugih elektriˇcnih naprav ali same sebe in ne sme biti obˇcutljiva na emisije in motnje iz drugih naprav. Pri tem je najbolj pomembna shema.

Na podlagi tega se doloˇci plasti v vezju, nato pa se postavijo ter poveˇzejo

(28)

komponente. ˇCe imamo veliko ozemljitve (mase) ter skoznikov, lahko bi- stveno zmanjˇsamo motnje, ki jih vezje oddaja oziroma sprejema. Plasti v vezju so zelo efektivne v zmanjˇsanju diferencialnih in skupnih (angleˇsko:

common mode) emisij tiskanine. Diferencialne motnje prihajajo iz tokov- nih zank na vezju. Te morajo biti ˇcim manjˇse ali pa jih celo ne sme biti.

Ce se nam takˇsne zanke pojavijo, jih moramo ustrezno zmanjˇsati ali paˇ naˇcrtati tako dobro, da se jih znebimo. Tudi ˇzice, ki so povezane na tiskanino, oddajajo motnje zaradi potencialne razlike zemeljskih plasti na vezju.

Tega se znebimo s pravilno postavitvijo komponent in dobro ozemljitvijo na tiskanini.

3. Signalna integriteta (angleˇsko: signal integrity) je set meritev kvalitete signala. V digitalni elektroniki je set binarnih ˇstevil 1 in 0 predstavljen z napetostjo. Vsi digitalni in analogni signali so izpostavljeni ˇsumu, popaˇcenju in izgubam. Pri majhnih razdaljah z majhnimi hitrostmi poˇsiljanja podatkov so stvari zanesljive. Pri veˇcjem ˇstevilu bitov in viˇsjih hitrostih skozi medije vpliva mnogo dejavnikov, ki lahko oslabijo signale do te mere, da naprava ne deluje veˇc. Naˇcrtovalec tiskanin mora biti zelo pozoren, da ne naredi dodatne zakasnitve med signalom in uro, saj so potem lahko signali netoˇcni oziroma napaˇcni, na kar dobimo napaˇcne podatke na ˇcipu. Pri veˇcplastnih vezjih imamo veˇc prostora za povezovanje komponent. Vsako podjetje si ˇzeli, da bi tiskanina imela ˇcim manj plasti, saj veˇc kot jih ima, draˇzja je. Za hitre signale, ki imajo specifiˇcno impedanco, je treba posebej paziti, kje sta plasti z napetostjo in ozemljitvijo ter oddaljenost od teh plasti. Pri teh signalih je potrebno upoˇstevati povratne tokove, kar pomeni, da morajo pod sabo imeti zrcalno ravnino po kateri se lahko tok vrne na zaˇcetek linije. S tem tudi doloˇcimo impedanco linije, katero potrebujemo.

(29)

3.1 Izbira plasti 11

Slika 3.3: Plasti v vezju DTA s ˇsirino linij in njihovo impedanco

Slika 3.4: Izgled prereza tiskanine

Na koncu sem moral najti tudi proizvajalca, ki bi mi take plasti lahko naredil.

Najprej sem pregledal znane kitajske proizvajalce (JLC [4], PCBWay [5]), ki na ˇ

zalost ne moreta zagotoviti takˇsnih plasti. Posebnost tega namreˇc je, da med 4. in 5. plastjo ne sme biti prevelikega razmika, saj sem po 4. (signalni) plasti peljal najbolj kritiˇcne linije in sem hotel, da je pod njimi plast ozemljitve, ki bo pripeljala povratne tokove po ˇcim krajˇsi poti. Vsi znani proizvajalci pa imajo 6 plastno vezje narejeno tako, da je med 4. in 5. plastjo najveˇc razmika.

(30)

Slika 3.5: Izdelava tiskanin pri PCBWay

Kot vidimo na sliki 3.5, je tukaj veˇcji razmik med 4. in 5. plastjo, kot je med 3. in 4. Zato take plasti v vezju niso dobre, ker bi se kritiˇcne linije nanaˇsale na napetostno plast, ˇcesar pa ne ˇzelimo.

Po dolgem iskanju sem naˇsel kitajskega proizvajalca, ki to lahko zagotovi (PCBgogo [6]). Ti so mi zagotovili, da bodo plasti v vezju narejene tako kot si mi ˇzelimo.

Slika 3.6: Izdelava tiskanin pri PCBgogo

PCBgogo je edini kitajski proizvajalec, ki sem ga naˇsel, pri katerem sta 4. in 5. plast bolj skupaj kot 3. in 4. Tudi ta nima ravno standardne debeline (1,6 mm) ampak zgolj 1 mm. Samo pri tej debelini se je dalo narediti takˇsno vezje.

(31)

3.2 Postavitev komponent 13

3.2 Postavitev komponent

Postavitev komponent na vezje ni tako enostavna, saj je potrebno komponente pravilno postaviti, sicer lahko pride do problemov. Skoraj 90 % oblikovanja tiskanine je postavitev komponent in 10 % povezovanje linij. Pravilna postavitev olajˇsa povezovanje komponent med seboj, hkrati pa lahko vezje s tem tudi iz- boljˇsamo.

Nikjer ni napisanega pravila, kako morajo biti komponente postavljene. ˇCe bi shemo dali stotim razliˇcnim inˇzenirjem, bi zelo verjetno dobili 100 razliˇcnih vezij. ˇCe bi komponente nepremiˇsljeno postavil na tiskanino, bi imeli kar nekaj problemov:

Uporabili bi veliko ur, saj bi komponente postavili preblizu in ne bi naˇsli prostora za povezovanje komponent. Tako bi najverjetneje morali zaˇceti od zaˇcetka ter komponente postaviti ˇse enkrat.

Ko bi vezje narisali in ga poslali v izdelavo, bi se lahko zgodilo, da nekatere komponente tudi ne bi bile prispajkane zaradi napaˇcne postavitve,

Neestetiˇcnost. Inˇzenirji imajo radi simetrijo in preciznost. Ni lepˇsega kot videti lepo narejeno tiskanino s simetriˇcno postavljenimi komponentami.

Tako vezje je tudi laˇzje naˇcrtati ter iskati morebitne napake, ˇce je karkoli narobe.

Pred postavitvijo komponent je dobro vedeti, kje bodo postavljene pritrdilne luknje in konektorji, tako da kasneje ni potrebno ponovno premikati komponent.

V nastavitvah je smiselno doloˇciti najmanjˇso razdaljo med komponentami.

Vedeti moramo tudi, kako bo tiskanina narejena. ˇCe bo vezje narejeno na tekoˇcem traku, potem je smiselno, da nimamo komponent na robu, saj se lahko zgodi, da se tiskanina ali komponente poˇskodujejo. Boljˇse je, ˇce proizvajalec naredi panelne tiskanine in jim nato doda komponente, saj jih takrat lahko postavimo na robu. Vseeno pa je boljˇse, da so komponente od roba oddaljene vsaj 0,5 mm. Izjeme so prikljuˇcni konektorji, ki morajo biti ˇcisto na robu tiskanine, da lahko laˇzje dostopamo do le teh.

(32)

Komponentam je treba dati nekaj prostora. Komponent ne smemo postaviti preblizu, saj se lahko zgodi, da robot, ki postavlja komponente, postavi komponento na napaˇcno mesto ali pa netoˇcno in lahko komponenta pade s tiskanine ali pa se ne prispajka dobro. Veˇcjim komponentam je potrebno dati tudi veˇc prostora. Pri komponentah z veliko pini (ˇcipih) je potrebno paziti, kako jih postavimo, saj jih ne smemo postaviti preblizu, da bomo lahko vse povezave speljali do komponent. ˇCe to sluˇcajno naredimo in se nam povezave ne bodo izˇsle, bomo morali premikati komponente, kar nam bo vzelo veliko ˇcasa. Paziti moramo tudi, da se komponente nebi prekrivale med seboj. Vsaka komponenta ima svojo bakreno povrˇsino, to pa ˇse ne pomeni, da se tam komponenta zakljuˇci. Paziti moramo, da se niti dve bakreni povrˇsini ne stikata, tudi ˇce se povezujeta med seboj, saj lahko pride do napaˇcne postavitve komponent, ko jih robot polaga ali pa jih poloˇzi eno vrh druge. Ko bo ˇsla tiskanina v peˇcico ali valjno spajkanje, bo komponenta padla dol ali pa se slabo prispajkala, ˇcesar pa noˇcemo. ˇCe imamo prototip neke naprave in bo potrebno kakˇsno komponento zamenjati, se lahko zgodi, da tega ne bomo mogli storiti, saj s spajkalnikom ne bomo priˇsli zraven.

Komponente, ki so v shemi razdeljene po skupinah, je potrebno tudi na vezje dati po skupinah. Razlogov je veˇc. ˇCe je potrebno karkoli popraviti ali testirati, vemo, kje se komponenta nahaja in katere so skupaj. S tem zmanjˇsamo kriˇzanje povezav med sabo ter naredimo lepˇse in bolj optimalne poti. Dobro je tudi, da vse orientiramo v isto smer ali pa celo damo v vrste. Tiskanina bo na koncu lepˇse izgledala, ko bodo komponente lepo poravnane in jih bo tudi laˇzje prispajkati.

To je ˇse posebej kritiˇcno pri komponentah SMD, ki gredo skozi valjno spajkanje.

Med tem procesom se spodnja stran dotika spajke, na to pa se spajka nanese na odprte bakrene povrˇsine. ˇCe komponente niso prispajkane pravilno, se lahko zgodi, da pride do kratkih stikov, ko napravo priˇzgemo.

(33)

3.2 Postavitev komponent 15

Slika 3.7: Dobra postavitev komponent, ki gredo skozi valjno spajkanje Ce komponente postavimo na tiskanino ne da bi bili na to pozorni, se namˇ lahko zgodi, da se komponente ne bodo prispajkale pravilno (tombstone) ali pa se sploh ne bojo. Pri valjnem spajkanju lahko pride do efekta sence, pri kateri so manjˇse komponente za veˇcjimi. Takrat se lahko zgodi, da manjˇse komponente ne bodo prispajkane oziroma bodo slabo.

Slika 3.8: Slaba postavitev komponent, efekt sence

(34)

Ko uvozimo komponente iz sheme v program za risanje tiskanih vezij, vidimo

“zraˇcne povezave” med komponentami [7]. ˇCe jih ne vidimo, jih imamo verjetno izklopljene in jih vklopimo pod “ratnets”. Prikaˇze vse povezave med komponentami, nepomembne pa si lahko tudi skrijemo, da nas ne motijo med risanjem tiskanine.

Najprej na tiskanino postavimo komponente, ki pridejo na rob, kot so konektorji, prikljuˇcki USB, stikala, vtiˇcnice in podobno. Postavitev teh komponent ponavadi sami ne doloˇcamo, ˇce imamo mehaniˇcnega oblikovalca, ki nam vnaprej pove, kje bodo te komponente. ˇCe pa si jih zastavljamo sami, pa je zelo dobro, da jih damo na rob tako, da lahko do njih laˇzje dostopamo in ni potrebno odpirati ohiˇsja, ˇce ima tiskanina ohiˇsje. Tako bomo tudi ˇze predhodno lahko vedeli kam bomo postavili druge komponente glede na to, kje in kakˇsni bodo prikljuˇcki.

Ce imamo nezahtevno vezje, potem lahko vse komponente damo na eno stranˇ tiskanine. S tem proizvajalcu zmanjˇsamo ˇcas izdelave, saj se komponente poloˇzijo samo na eni strani in gredo samo enkrat skozi stroj za polaganje komponent (polagalka). ˇCe imamo komponente na obeh straneh, pa mora tiskanina ˇse enkrat skozi polagalko, s ˇcimer povzroˇcimo dodatne stroˇske ter porabimo veˇc ˇcasa.

Vsak ˇcip ima oznako, kje je pin 1. To lahko vzamemo kot zgled in vse ostale integrirane komponente postavimo v isto orientacijo. Enako velja za polarizirane komponente, kot so diode in kondenzatorji. Dobro je, da jih vse enako polarizi- ramo in postavimo v isto orientacijo.

Slika 3.9: Komponente imajo piko ali majhen U, ki oznaˇcuje, kje je prvi pin.

(35)

3.3 Povezovanje 17

S tem bomo naredili manj napak, ko spajkamo vezje ali pa ga pregledujemo, saj so komponente obrnjene v isto smer, kar nam zmanjˇsa ˇcas pregledovanja.

Doloˇcene komponente na tiskanini postavimo skupaj, tako kot so v shemi. S tem bomo prihranili ˇcas, ko bomo primerjali shemo in vezje. Zmanjˇsali bomo dolˇzino povezav med komponentami, saj bodo komponente ˇze v logiˇcnih skupinah. ˇCe imamo velike mikrokrmilnike, jih bomo na tiskanino postavili med prve, ter nato kondenzatorje in upore, ki so zraven. S tem bomo laˇzje povezovali komponente in naredili linije ˇcim krajˇse.

Tudi sam sem se drˇzal teh “navodil”, saj sem laˇzje povezoval komponente med seboj. Najbolj sem se osredotoˇcil, da so logiˇcne skupine skupaj in ˇcim bliˇzje konektorjem zaradi kritiˇcnih linij. S tem sem porabil kar veliko ˇcasa, saj povezave med ˇcipi in konektorji niso najbolj ravne, ampak se veliko kriˇzajo med seboj.

Ni mi uspelo, da bi vse komponente postavil na eno stran, saj je vezje fiziˇcno premajhno, da bi se to lahko zgodilo. V vsakem primeru je en konektor na spodnji strani, tako da je vseeno, ˇce so komponente tudi na spodnji strani, saj bi vezje v vsakem primeru moralo iti dvakrat skozi polagalko. Glede na to, da so skoraj vse komponente SMD, nisem posebej pazil, kje so veˇcje in kje manjˇse komponente, saj je ˇslo vse skupaj v parno peˇcico, kjer se spajkalna pasta raztopi in potegne komponente na svoje mesto ter jih prispajka.

3.3 Povezovanje

Povezovanje linij med seboj ni bilo posebej zapleteno. Najprej sem si moral izbrati pravilno ˇsirino linij, da ne bi bile pretanke ali predebele. Proizvajalec ima na spletni strani podano, kako tanke linije lahko naredi (v mojem primeru je to 0,1 mm). Kot zahtevo sem dobil podano impedanco linij, ki je bila 50 Ω. V programu Saturn PCB [8] sem glede na plasti v vezju in impedanco linij dobil ˇsirino linije, s katero sem lahko vlekel povezave.

(36)

Slika 3.10: Primer linije

Tudi program, v katerem sem risal vezje (OrCad Cadence), avtomatsko izraˇcuna impedanco glede na to, kakˇsno ˇsirino linije vpiˇseˇs (slika 3.11a). V program se vpiˇse, kakˇsen dielektrik bomo uporabili ter debelino bakra nad in pod dielektrikom. Potrebno pa je vedeti, da se ˇsirina linije razlikuje glede na to ali gre po vrhu ali pa je skrita znotraj tiskanine. Zato sem moral prilagoditi ˇsirine kritiˇcnih linij, da imajo povsod enako impedanco, sicer se lahko zgodi, da pride do zakasnitve ali popaˇcenja signala. Potrebno je bilo upoˇstevati tudi razdaljo med linijami. To je najbolj pomembno pri kritiˇcnih linijah, saj se lahko zgodi, da pri velikih hitrostih sevajo ena na drugo, ˇcesar pa si ne ˇzelimo. Pri kritiˇcnih linijah sem za medsebojno razdaljo uporabil trikratnik ˇsirine linije (vsaj 0,3 mm).

Pri ostalih linijah medsebojna razdalja ni bila pomembna

Linije sem peljal tako, da nimajo nobenih pravih kotov. Pravi kot za povezave niti ni dober, saj je moˇzno, da bo zunanji rob oˇzji kakor je linija ˇsiroka. Lahko se tudi zgodi, da pravokotni liniji ne bosta dobro povezani skupaj in lahko pride do tega, da linija sploh ne bo imela stika. Tako sem vse linije speljal pod kotom 45°, kar je ˇslo gladkeje in je na sploˇsno boljˇse za signale, ki potujejo po tej liniji. Pri pravokotni liniji se lahko zgodi, da se signal odbije nazaj in ne v smeri pravokotne linije, kar lahko povzroˇci zakasnjen signal oz. napako, ki jo ˇcip zazna. Linije, ki so pod kotom 45°ali pa sploh nimajo kota, tudi izgledajo lepˇse in so bolj uˇcinkovite.

(37)

3.3 Povezovanje 19

Ce linije res ne moremo peljati drugaˇˇ ce, lahko v skrajnih primerih izberemo pravi kot.

(a) ˇSirina in impedanca linij (b) Linije, ki so primerne za povezavo

Slika 3.11: Primer uporabe linij glede na to na kateri plasti so Slika 3.11b prikazuje linije, ki so primerne za povezavo:

slaba (levo) pravokotna ni najboljˇsa in se je tudi ne uporablja,

dobra (srednja) linija, ki ima kot 45°, in je najbolj uporabljena,

najboljˇsa (desna) linija, ki nima kotov in se uporablja za visoke frekvence in hitrosti prenosa signalov.

(38)

Ze pri postavitvi komponent sem si veliko olajˇsal delo, saj ni bilo treba peljatiˇ linij po celotnem vezju, ampak so bile povezave zelo kratke. Pomagal sem si tudi s skozniki, da sem lahko signale peljal tudi po notranji in drugi strani tiskanine pri ˇ

cemer ni bilo teˇzav. Izbral sem si skoznike, ki so dovolj majhni, da ne bodo ovirali povezav na mojem vezju in hkrati take, da jih proizvajalec lahko naredi. Skozniki so imeli luknjo premera 0,2 mm, kar je ustrezalo tako meni kot proizvajalcu. Pri kritiˇcnih signalih pa je bilo potrebno tudi upoˇstevati, da vsak prehod skozi vezje zakasni linijo za debelino vezja. Tako sem pri dolˇzini linij moral upoˇstevati tudi debelino vezja, ki je 1 mm. Signal se sicer ne zakasni tako veliko, ˇce je krajˇsi oziroma daljˇsi samo za 1 mm, ampak ˇse vedno lahko pride do netoˇcnih podatkov na FPGA-ju zaradi zakasnitve. Treba je vedeti, kako hitro ˇcip bere signale in kakˇsna je lahko maksimalna zakasnitev. Potrudil sem se, da se signali ujemajo na 0,5 mm, kar je dobra toleranca pri moji frekvenci (do 250 MHz).

Slika 3.12: Ujemanje kritiˇcnih linij na 0,5 mm natanˇcno

Glede na to, da sem imel 6 plasti, sem 3 izmed njih izkoristil za napajanje in ozemljitev (maso), ter ostale za povezovanje med komponentami. Pod zgornjo in spodnjo plastjo sem pustil ozemljitev, da lahko povratni tok ˇcim hitreje pride nazaj. Na tretji plasti sem celotno povrˇsino namenil napajanju. Tako mi napa- janja ni bilo potrebno peljati po linijah do komponent, ampak sem dal skoznik blizu komponente in zelo kratko linijo. To mi je prihranilo veliko prostora za laˇzje povezovanje komponent med seboj. Na 4. plasti sem imel najbolj kritiˇcne povezave, zato sem na 5. plasti potreboval ozemljitev, ki mi je koristila tudi za spodnjo stran, kjer so bile povezave.

(39)

3.4 Izdelava 21

3.4 Izdelava

Vezje smo tudi izdelali. Proizvajalec, ki ga je lahko naredil, je bil PCBgogo. To je kitajsko podjetje, ki izdeluje tiskana vezja, ˇsablone za pasto in tudi polaga komponente. Mi smo se odloˇcili, da bomo tam naroˇcili vezja ter vzeli ˇsablono za nanos paste, komponente pa sami postavili na tiskanino. Glede na to, da podjetje iSYSTEM Labs d.o.o. tudi sam nanaˇsa pasto in polaga komponente, ni bilo smiselno, da bi to naredil proizvajalec vezja. Cena izdelave 6 plastnega vezja dimenzije 76 x 64.9 mm, ˇsablone za nanos paste ter dostava je znaˇsala 286¿. ˇCe pa bi polagali ˇse komponente, bi cena narasla.

Ko je vezje prispelo, sem s pomoˇcjo ˇsablone nanesel pasto. Komponente sem roˇcno poloˇzil. Pri tem mi je pomagala naprava ProtoPlace S, ki s pomoˇcjo vakuuma prime komponente in jih prestavi, kamor jo premakneˇs. Glede na to, da ima vezje 345 komponent, sem jih polagal dobrih 6h. Kasneje sem ugotovil, da sem eno komponento dal napaˇcno, ki sem jo tudi zamenjal. Ko sem eno stran poloˇzil, je ˇslo vezje v parno peˇcico, kjer je bilo 10-15 min, da se je spajka raztopila in prijela na komponente oz. tiskanino. Prednost parne peˇcice je, da se spajka stopi zaradi pare, ki pride povsod, tudi pod komponente BGA. Notri je posebna tekoˇcina galden, ki jo grelec segreje do 240°C, kjer se upari. Ta para lahko pride kamorkoli, kar pomeni, da se vse komponente enakomerno prispajkajo ne glede na velikost. Pri reflow peˇcicah se lahko pojavijo teˇzave, saj veˇcje komponente, kot so BGA, hitro odvajajo toploto in ne pustijo, da bi se pini dobro prispajkali.

Tega pri tej peˇcici ni. Tudi sami loti izgledajo lepˇse ter bolj svetlo kot pri navadni reflow peˇcici.

Ko je bila ena stran prispajkana, sem postopek ponovil ˇse na drugi strani ter tako sestavil celotno ploˇsˇcico.

(40)

(a) ˇSablona za pasto (b) ProtoPlaceS

(c) Parna peˇcica (d) Galden

(e) Tiskanina med spajkanjem v parni peˇci Slika 3.13: Postopek izdelovanja tiskanega vezja

(41)

4 Testiranje

4.1 Test JTAG

Ko sem vezje izdelal, sem ga tudi testiral. Preizkusil sem, ˇce so vse povezave dobro narejene in ni nikjer kakˇsnega kratkega stika. To sem naredil s pomoˇcjo testnega vezja JTAG. Pri testu sem ugotovil, da nekateri signali niso priˇsli pravilno na izhod, kar je pomenilo, da je nekaj narobe. Takoj sem zaˇcel raziskovati in ugotovil, da eden izmed skakalnih pinov (angleˇsko: jumper) ni bil sklenjen. To sem ugotovil ˇsele kasneje, saj sem mislil, da kakˇsna komponenta ni prispajkana oziroma je kakˇsna linija prekinjena. Sodelavec, ki mi je pri tem pomagal, je nato videl, da je pri starejˇsih verzijah tega vezja, ki so jih naredili oni, en skakalni pin povezan.

Naredil sem stik in vezje je zaˇcelo delati boljˇse. ˇSe vedno pa sem na nekaterih linijah dobil napaˇcne izhode. Lotil sem se pregledovanja napetosti na teh linijah oziroma na komponenti, pri kateri se je pojavila teˇzava. Videl sem, da ne dobim pravilnega izhoda na komponenti, kar je postalo ˇse bolj zaskrbljujoˇce, saj sem mislil, da je komponenta, na katerem je bil problem, zaniˇc. Pod mikroskopom sem ugotovil, da komponenta sploh ni bila prava. To je bila edina izmed 345 komponent, ki sem jo narobe postavil, vendar bi lahko bila kljuˇcnega pomena in bi se lahko zgodilo, da vezje ne bi delovalo. Zamenjal sem to komponento in vezje je zaˇcelo delati pravilno. Naredil sem tudi test funkcionalnosti, kar pomeni, da sem vezje priklopil na testno vezje, ki poˇsilja podatke, ter na napravo iC5700, za katero je bil narejen. Vezje je prenaˇsalo vse podatke, kar pomeni, da je vezje funkcionalno.

23

(42)

24 Testiranje

Slika 4.1: Priklop DTM-ja na testno vezje JTAG

Slika 4.2: Vsi testi JTAG so bili dobro opravljeni

Slika 4.3: Vsi pravilni signali na izhodu

(43)

4.2 Testiranje DTM in DTA 25

4.2 Testiranje DTM in DTA

Testiral sem tudi razliko med vezjema DTA in DTM. To sem naredil tako, da sem vzel vezje za poˇsiljanje hitrih podatkov (angleˇsko: target) in ga priklopil na napajanje. Vzel sem vezje, ga nataknil na njihov iC5700 BlueBox, ter ga povezal s testnim vezjem. BlueBox sem priklopil na napajanje ter raˇcunalnik, preko katerega sem dobil podatke. Z njihovo aplikacijo fitIDEA sem nato izbral vmesnik, preko katerega sem prejemal podatke. Vmesniki se razlikujejo glede na to, kakˇsen procesor je na testnem vezju (Cortex, ARM ipd..). Ko sem nastavil vmesnik in ga naloˇzil, sem s programom winIDEA [9] lahko pogledal, kakˇsno podatkovno oko (angleˇsko: data eye) dobim iz DTM-ja.

Slika 4.4: DTM (levo) in DTA (desno)

Slika 4.5: iC5700 z DTA

(44)

26 Testiranje

Za izvedbo sem imel dva DTA in DTM in 6 testnih vezij na katerih sem testiral podatkovno oko. DTA sem izdelal sam, DTM ˇze uporabljajo v podjetju.

Testna vezja so standardna, saj jih imajo v podjetju ˇze vrsto let za testiranje BlueBox-ov.

Slika 4.6: Testna vezja, ki sem jih uporabljal

(45)

Za napajanje sem uporabil njihov posebni napajalnik, ki je namenjen ravno napajanju testnih vezij in BlueBox-ov. Za prenos signalov s testnih vezij na DTM sem uporabil posebej prilagojen traˇcni kabel [10]. Ta kabel prireja signale na toˇcno doloˇceno mesto izhoda. Ker iz razliˇcnih ˇcipov (Cortex, ARM ipd..) dobimo razliˇcne izhode, s tem kablom priredimo, da je izhod s kabla vedno enak.

Izhod kabla se prikljuˇci na DTM.

(a) Napajalnik iC3000 (b) Traˇcni kabel za pravilen izhod

(c) Pinout kabla

Slika 4.7: Pripomoˇcki za priklop testnega vezja na DTM

(46)

28 Testiranje

Tabela 4.1: Oprema, ki sem jo uporabil:

Oprema Serijska ˇstevilka

iC5700 Blue Box 130920

DTM6 I (njihov DTM) 149579

DTA AS0198 (moj DTM) 151700

Preurejevalnik pinov Coresight 20-pin 1.27 130160

Napajalnik iC3000 ZT-IC3K-NAP22

Agilent U1242B Multimeter C-076

Tektronix DPO 4054 Digitalni osciloskop C-042 Tabela 4.2: Testna vezja, ki sem jih uporabil za testiranje:

Testno vezje Napetost [V] Serijska ˇstevilka Cipˇ

ZTE1527 5, 3.3 120617 S32K148

ZTE1196 5 A181700063 STM32H7

ZTE1164 5 2160300036 STM32F756G

ZTE0790 12 STM32F407 STM32F407

ZTE1675 9 KSLPC-BD-00026 NXP LPC4357FET256

Odloˇcil sem se, da bom naredil teste z vsakim testnim vezjem na DTA in DTM, ter opazoval morebitno razliko. Naredil sem meritve podatkovnega oˇcesa.

Ta prikazuje, kakˇsni so prehodi signala iz 0 v 1 in obratno. X-i so polja, kjer je podatkovno oko zaprto, kar pomeni, da manj ko je X-ov, bolj je odprto oko oziroma boljˇse se prenaˇsajo podatki.

(47)

4.2.1 Podatkovno oko

Na vsaki strani je en test, ki prikazuje, katero testno vezje je izbrano in kakˇsna je njegova napetost. Pod njimi je slika, ki prikazuje, kako odprto je podatkovno oko in v zadnji vrstici, koliko testov je uspel narediti. Uporabil sem programa fitIDEA, kjer sem izbral vmesnik za doloˇceno testno vezje, ter winIDEA, kjer sem meril odprtost podatkovnega oˇcesa.

Tabela 4.3: Testiranje DTA in DTM s testnim vezjem ZTE1527 pri napetosti 5 V

DTA AS0198 DTM6 I

Testno vezje: ZTE1527 Serial No.: 120617

U = 5V

Passed 3 test/s, failed 0 test/s Passed 3 test/s, failed 0 test/s

(48)

30 Testiranje

Tabela 4.4: Testiranje DTA in DTM s testnim vezjem ZTE1527 3,3 V

DTA AS0198 DTM6 I

U = 3.3V

(49)

Tabela 4.5: Podatkovno oko DTA pri razliˇcnih frekvencah ure na testnem vezju ZTE1527

DTA AS0198 Testno vezje: ZTE1527

Serial No.: 120617 U = 3.3V

Vsi Clock Vref (32-92)MHz (po 4 navzgor)

(50)

32 Testiranje

Tabela 4.6: Podatkovno oko DTM pri razliˇcnih frekvencah ure na testnem vezju ZTE1527

DTM6 I

U = 3.3V

(51)

Tabela 4.7: Testiranje DTA in DTM s testnim vezjem ZTE1196

DTA AS0198 DTM6 I

U = 5V

(52)

34 Testiranje

DTA AS0198 DTM6 I

U = 5V

(53)

DTA AS0198 DTM6 I

Testno vezje: ZTE0790 Serial No.: STM32F407

U = 12V

(54)

36 Testiranje

Tabela 4.10: Podatkovno oko DTA pri razliˇcnih frekvencah ure na testnem vezju ZTE0790

DTA AS0198 Testno vezje: ZTE0790 Serial No.: STM32F407

U = 12V

(55)

Tabela 4.11: Podatkovno oko DTM pri razliˇcnih frekvencah ure na testnem vezju ZTE0790

DTM6 I

Testno vezje: ZTE0790 Serial No.: STM32F407

U = 12V

(56)

38 Testiranje

Kot lahko vidimo, je podatkovno oko zelo slabo ˇze na zaˇcetku. Kasneje, ko se ura poveˇcuje, postaja vedno slabˇse in na koncu skoraj nepregledno. Tukaj se spet vidi, da je DTA za malenkost boljˇsi od DTM.

Tu pa je ˇse zadnja meritev in razlika v podatkovnem oˇcesu na enem izmed testnih vezij.

DTA AS0198 DTM6 I

Testno vezje: ZTE1675 Serial No.: KSLPC-BD-00026

U = 9V

Passed 2 test/s, failed 1 Passed 2 test/s, failed 1

(57)

4.3 Raziskovanje razlik med DTM in DTA 39

Kot lahko vidimo s testov, je DTA boljˇsi kakor DTM podjetja iSYSTEM Labs d.o.o. Razlogov za to je lahko veˇc. Morda so komponente bolje postavljene, linije boljˇse povezane, kritiˇcne linije bolj optimalno speljane ali pa je lahko razlika tudi v samem vezju, saj je DTA za 0,6 mm tanjˇsi kot DTM.

4.3 Raziskovanje razlik med DTM in DTA

Odloˇcil sem se raziskati, kaj je tisto, kar vpliva, da je podatkovno oko DTA bolj odprto od DTM. Primerjal sem dolˇzine nekaterih linij, plasti v vezju ter linije same. Rezultati so bili sledeˇci:

Tabela 4.13: Dolˇzine nekaterih kritiˇcnih linij DTA AS0198 DTM6 I Linija Dolˇzina [mm] Dolˇzina [mm]

F TRACE CLK 78.542788 80.355064 X TRACE CLK 8.264031 16.217959 F TRACED0 78.123753 80.176690 X TRACED0 8.469291 16.453962 F TRACED3 78.420463 80.180954 X TRACED3 8.471284 16.255817 F TRACE4 78.492854 80.735041 X TRACED4 8.420307 16.464264 F TRACED9 78.251569 80.309821 X TRACED9 8.401385 16.211636

Kot lahko vidimo, je vsota linij na DTA (F TRACE + X TRACE) najveˇc 87,3 mm, na DTM pa 97,5 mm, kar je 10,2 mm razlike.

(58)

40 Testiranje

V obeh vezjih je impedanca linije 50 Ω. Debelina linij je sledeˇca:

Tabela 4.14: Debelina kritiˇcnih povezav na posamezni plasti

Potek linije po plasteh Debelina (DTA AS0198) [mm] Debelina (DTM6 I) [mm]

Zgornja (1. plast) 0.3 0.15

Signalna (4. plast) 0.1 0.15

Spodnja (6. plast) 0.3 0.15

Razlikujejo se tudi debeline plasti v vezju:.

DTM:

Slika 4.8: Plasti v vezju DTM

DTA:

Slika 4.9: Plasti v vezju DTA

(59)

In tudi linije:

Linija F TRACED9 pri DTM

Slika 4.10: Podrobnosti linije DTM

(60)

42 Testiranje

Linija F TRACED9 pri DTA:

Slika 4.11: Podrobnosti linije DTA

(61)

V programu Saturn PCB sem primerjal razliko med mojo in njihovo linijo.

Razlike so zelo majhne, ampak je moˇzno, da vplivajo na potek signala. To se najbolje vidi, ko se signale pomeri z osciloskopom in vidi dejansko razliko.

DTM:

Slika 4.12: Naˇcrtovanje linije DTM

DTA:

Slika 4.13: Naˇcrtovanje linije DTA

(62)

44 Testiranje

Kot lahko vidimo, se moje vrednosti bolj pribliˇzajo tistim 50 Ω, kot naj bi bila idealna impedanca. Seveda so odstopanja tudi pri proizvajalcu tiskanega vezja (5 % do 10 % oziroma maksimalno ±5 Ω), kar lahko pomeni, da so njihove linije narejene tako dobro, da imajo impedanco toˇcno 50 Ω, moje pa odstopajo ±5 Ω.

(63)

4.4 Merjenje z osciloskopom 45

4.4 Merjenje z osciloskopom

Kot sem do sedaj ugotovil, ni bilo oˇcitnega razloga, zakaj je vezje DTA boljˇse od DTM. Odloˇcil sem se, da bom linije preveril z osciloskopom.

Pri tem sem uporabil posebne merilne metode. Najbolj pomembno je bilo, da ima ozemljitev ˇcim krajˇso povezavo. Ker nimajo posebne ˇziˇcke, ki bi jo nataknil na sondo s kratko zemljo, sem moral uporabiti ˇzico in jo naviti tam, kjer je ozemljitev na sondi. Zagotoviti sem moral ˇcim boljˇsi stik, da ne bi priˇslo do napak v merjenju. Tudi na signalni del sem dal ˇzico, da sem sondo lahko prispajkal na tiskanino in tako naredil najboljˇse meritve.

(a) Priklop ˇziˇcke na sondo za spajkanje na PCB (b) Sonda prispajkana na PCB Slika 4.14: Merjenje z osciloskopom

(64)

46 Testiranje

Tukaj so predstavljene meritve na osciloskopu in podatkovno oko. Poskrbel sem, da sta DTA in DTM imela iste referenˇcne napetosti in uro, da sem lahko signale kar najbolje primerjal.

Tabela 4.15: F TRACE CLK

Meritve na osciloskopu Podatkovno oko

DTM6 I

DTA AS0198

Tabela 4.16: F TRACE 0

DTM6 I

DTA AS0198

(65)

DTM6 I

DTA AS0198

DTM6 I

DTA AS0198

(66)

48 Testiranje

DTM6 I

DTA AS0198

Kot lahko vidimo na primerjalnih slikah, so signali na podatkovnih linijah praktiˇcno enaki, kar pomeni, da od testnega modula do upora oziroma konden- zatorja ˇse ni vidnih sprememb, ki bi pomenile, da je moje podatkovno oko bolj odprto kakor njihovo.

Z osciloskopom sem pogledal tudi, kakˇsen je ˇsum na VREF TRACE, in kakˇsen signal dobim za uporom in kondenzatorjem od TRACE IN in kakˇsnega po diodi in uporu od VREF TRACE.

Pri nekaterih meritvah sem moral posebej zagnati podatkovno oko, sicer se na osciloskopu ni videlo, da se podatki sploh prenaˇsajo.

(67)

DTA AS0198 F TRACED3

F TRACED3 VREF TRACE Po RC Po uporu/diodi

DTA AS0198 F TRACED9

V normalnem naˇcinu delovanja

Zagnano podatkovno oko

Slika 4.15: DTA pri merjenju z osciloskopom

(68)

50 Testiranje

DTM6 I F TRACED3

DTM6 I F TRACED9

V normalnem naˇcinu delovanja

Zagnano podatkovno oko

Slika 4.16: DTM pri merjenju z osciloskopom

(69)

Po meritvah na razliˇcnih toˇckah, kjer pride signal do tranzistorja, nisem opa- zil oˇcitne spremembe signala, kar pomeni, da tudi tukaj ˇse ni spremembe, ki bi nakazala na razlog, da je moje podatkovno oko bolj odprto kot njihovo. Meri- tve sem izvedel le na dveh podatkovnih signalih. Na moji ploˇsˇci sta le signala F TRACED3 in F TRACED9 na zgornji strani, kjer sem lahko dostopal do komponent. Ostali trije signali so na spodnji strani, kjer ˇzal ni prostora, da bi lahko s sondo dostopal do njih. Ni niti skoznika, na katerega bi lahko prispajkal sondo in pomeril signale. Na obeh DTA-jih sem dal isto fazo in referenˇcno napetost, da so bile meritve ˇcim bolj enake.

Ker do sedaj nisem naˇsel oˇcitne spremembe signala, ostane le ˇse moˇznost da pogledam, kakˇsen signal dobim na pinu FPGA-ja. Tam se bo najverjetneje videla razlika signalov. Moje linije (X TRACED) so krajˇse, kakor njihove. Te potekajo od tranzistorja do konektorja in nato do FPGA. Signal, ki pride s tranzistorja, se lahko na poti popaˇci zaradi motenj na liniji, ki je zraven, slabih povratnih tokov ali konektorja. Zato je moˇzno, da je krajˇsa linija od tranzistorja do konektorja razlog vpliva na podatkovno oko.

Tega ˇzal nisem mogel preveriti, saj je FPGA pod DTM-jem, kjer ni zadosti prostora, da bi lahko s sondo osciloskopa pomeril signal. Tako lahko le predposta- vim tezo, da je zaradi krajˇsih signalov X TRACE od tranzistorjev do konektorja, podatkovno oko DTA bolj odprto kot DTM.

(70)

52 Testiranje

(71)

5 Zakljuˇ cek

Prilagoditveno tiskano vezje za testiranje elektronskih sistemov je narejeno do te mere, da zadostuje naˇcrtovalskim zahtevam. Med testiranjem se je vezje izkazalo za zanesljivo in celo boljˇse kot vezje podjetja iSYSTEM Labs d.o.o. Najbolj pomembno je razumevanje sheme in naˇcrtovanje tiskanega vezja. Ta postajajo vedno hitrejˇsa in zahtevnejˇsa, in potrebno je upoˇstevati vedno stroˇzja pravila za naˇcrtovanje.

Med naˇcrtovanjem in izdelovanjem vezja sem uporabil vso znanje, ki sem ga pridobil tekom ˇstudija. Nauˇcil sem se tudi novih merilnih metod, ki jih do sedaj nisem uporabljal. Samo testiranje podatkovnega oˇcesa ni bilo zahtevno za razliko od merjenja z osciloskopom.

Po testiranjih sem raziskal moˇzne nadgradnje. Najbolj idealno bi bilo, ˇce bi bil DTM na istem vezju kot je FPGA in bi bili izhodni pini tranzistorja bliˇzje.

Tako bi lahko zaradi krajˇsih signalnih poti dobil lepˇsi signal.

53

(72)

54 Zakljuˇcek

(73)

Literatura

[1] iSystem, “iC5700.” https://www.isystem.com/products/hardware/

on-chip-analyzers/ic5700.html. Dostopano: 2021-06-24.

[2] “OrCAD.” https://www.orcad.com/. Dostopano: 2021-06-24.

[3] “High-Speed Layout Gudelines.” https://www.ti.com/lit/an/scaa082a/

scaa082a.pdf?ts=1616671599993&ref_url=https%253A%252F%252Fwww.

google.com%252F. Dostopano: 2021-06-24.

[4] JLCPCB, “Stackup from JLCPCB.” https://cart.jlcpcb.com/

impedance?_ga=2.230982047.1466611339.1624518745-1988872938.

1615893269. Dostopano: 2020-07-07.

[5] PCBWay, “Stackup from PCBWay.” https://www.pcbway.com/

multi-layer-laminated-structure.html. Dostopano: 2021-06-24.

[6] PCBgogo, “Stackup from PCBgogo.” https://www.pcbgogo.com/

pcbgogo-standard-stackup-for-multilayer-pcbs.pdfl. Dostopano:

2021-06-24.

[7] “About rats.” https://www.quadcept.com/en/manual/pcb/post-97l.

Dostopano: 2021-06-24.

[8] “Saturn PCB Design.” https://saturnpcb.com/saturn-pcb-toolkit/.

Dostopano: 2021-06-24.

[9] iSystem, “winIDEA IDE, Debug and Trace Tool.” https://www.isystem.

com/products/software/winidea.html. Dostopano: 2021-06-24.

55

(74)

56 Literatura

[10] iSystem, “Debug Adapters.” https://www.isystem.com/products/

hardware/emulation-debug-adapters/debug-adapters.htmll. Dosto- pano: 2021-06-24.